ຫນ້າທໍາອິດຂ່າວສານເກີນຂອບເຂດຈໍາກັດ: Paradigm Shift ຈາກໂຄງສ້າງໄປສູ່ວິສະວະກໍາວັດສະດຸ (FinFET ກັບ GAA)

ເກີນຂອບເຂດຈໍາກັດ: Paradigm Shift ຈາກໂຄງສ້າງໄປສູ່ວິສະວະກໍາວັດສະດຸ (FinFET ກັບ GAA)

ຈຸດສິ້ນສຸດຂອງການຈັດຂະໜາດເສັ້ນຊື່: ວິທີການເຊື່ອມໂຍງວັດສະດຸ-ຂະບວນການແມ່ນກຳນົດຄືນໃຫມ່ Semiconductors Sub-3nm










1. ການຕາຍຂອງ Geometric Scaling

ໃນຂະນະທີ່ປະສິດທິພາບຂອງ microprocessor ໄດ້ຮັບພູພຽງຢ່າງເຫັນໄດ້ຊັດ, ແບບດັ້ງເດີມ PPAC (ພະລັງງານ, ປະສິດທິພາບ, ພື້ນທີ່, ຄ່າໃຊ້ຈ່າຍ) ປຶ້ມຫຼິ້ນກຳລັງຖືກຂຽນໃໝ່.ພວກເຮົາໄດ້ຫັນປ່ຽນຈາກ ຍຸກການຂະຫຍາຍເລຂາຄະນິດ ກັບ ຍຸກວິສະວະກໍາວັດສະດຸ.ຄວາມສໍາເລັດໃນປັດຈຸບັນແມ່ນຂຶ້ນກັບການປະສານງານລະດັບປະລໍາມະນູລະຫວ່າງວັດສະດຸໃຫມ່ແລະການລວມຕົວຂອງຂະບວນການສະລັບສັບຊ້ອນແທນທີ່ຈະເປັນການຫຼຸດຜ່ອນຂະຫນາດງ່າຍດາຍ.

2. Squeezing FinFET: ນະວັດຕະກໍາໃນປະລໍາມະນູ

ກ່ອນທີ່ຈະປ່ຽນໄປເປັນ GAA (Gate-All-Around), ການປະຕິບັດ FinFET ຈະຖືກຍູ້ໄປສູ່ຂອບເຂດຈໍາກັດທາງກາຍະພາບຂອງມັນໂດຍຜ່ານສີ່ໂມດູນ "Micro-Innovation" ທີ່ສໍາຄັນ:

  • ວິສະວະກໍາສາຍ: ການ​ນໍາ​ໃຊ້​ ຊ່ອງ SiGe ເພື່ອເພີ່ມຄວາມເຄື່ອນທີ່ຂອງ PMOS ເຖິງ ~ 18%, ນຳໃຊ້ໂຄງສ້າງ "Lateral Push" ເພື່ອເພີ່ມກະແສໄຟຟ້າໃຫ້ສູງສຸດ.
  • Gate Stack Evolution: ການປັບຂະໜາດ EOT (ຄວາມຫນາຂອງອົກຊີທຽບເທົ່າ) ຈາກ 11Å ລົງໄປ 6Å ຜ່ານວິສະວະກໍາ Dipole ຂັ້ນສູງເພື່ອເພີ່ມປະສິດທິພາບການ swing subthreshold.
  • ຕິດ​ຕໍ່​ວິ​ສະ​ວະ​ກໍາ​: ດ້ວຍພື້ນທີ່ຕິດຕໍ່ຫຼຸດລົງ 25% ຕໍ່ຂໍ້, ຄໍຂວດໄດ້ປ່ຽນໄປສູ່ການໂຕ້ຕອບ.ການ​ແກ້​ໄຂ​ທີ່​ທັນ​ສະ​ໄຫມ​ສຸມ​ໃສ່​ການ​ຫຼຸດ​ລົງ​ຢ່າງ​ຫຼວງ​ຫຼາຍ​ Schottky Barrier (ΦB).
  • ການເພີ່ມປະສິດທິພາບການໂດດດ່ຽວ: ການ​ເຄື່ອນ​ຍ້າຍ​ໄປ​ຫາ​ ຊ່ອງທີ່ຍົກເລີກ ເພື່ອຫຼຸດຜ່ອນຄວາມເຫນັງຕີງຂອງ Random Dopant (RDF), ຫຼຸດຜ່ອນການເຫນັງຕີງຂອງ Vt ປະມານ 30%.

3. ເພດານ "Variability".

ໃນ nodes ຂັ້ນສູງ, ການປ່ຽນແປງເທົ່າກັບປະສິດທິພາບ.ບໍ່ວ່າຈະເປັນຄວາມເໜັງຕີງຂອງຂະໜາດ Fin ຫຼືຄວາມຜິດປົກກະຕິຂອງຂະໜາດປະລໍາມະນູ, ຜູ້ຊະນະການແຂ່ງຂັນຍ່ອຍ 3nm ຈະເປັນຜູ້ຜະລິດທີ່ຄວບຄຸມຄວາມເປັນເອກະພາບໃນທົ່ວ wafer ທັງໝົດ.ການຄວບຄຸມຜົນກະທົບ stochastic ແມ່ນຊາຍແດນໃຫມ່ຂອງຜົນຜະລິດແລະຄວາມໄວ.

4. GAA: ການກ້າວກະໂດດດ້ານໂຄງສ້າງ, ສິ່ງທ້າທາຍດ້ານວັດຖຸ

ການຫັນປ່ຽນໄປສູ່ GAA/Nanosheet ສະຖາປັດຕະຍະກໍາສະຫນອງການຄວບຄຸມ electrostatic ດີກວ່າແລະການຮົ່ວໄຫຼຕ່ໍາ.ຢ່າງໃດກໍຕາມ, ນີ້ບໍ່ແມ່ນຄວາມງ່າຍດາຍ;ມັນແມ່ນອາລຸນຂອງ ວິສະວະກໍາວັດສະດຸລະບົບ:

  • ການຄວບຄຸມ Epitaxy: ການຄຸ້ມຄອງໂຄງສ້າງ superlattice Si/SiGe ທີ່ຊັບຊ້ອນດ້ວຍຄວາມແມ່ນຍໍາ nanometer.
  • ການ​ຄັດ​ເລືອກ​ເອົາ​: ການນໍາທາງໃນຂະບວນການທີ່ມີສະເຕກສູງຂອງການສ້າງ spacer ພາຍໃນແລະການປ່ອຍ SiGe.
  • ແຜນທີ່ເສັ້ນທາງໃນອະນາຄົດ: ກ້າວໄປສູ່ ແຜ່ນສ້ອມ ແລະ Backside Dielectric Isolation (BDI) ​ເພື່ອ​ແກ້​ໄຂ​ຂໍ້​ຈຳກັດ​ດ້ານ​ການ​ເຄື່ອນ​ໄຫວ PMOS ​ແລະ​ຂໍ້​ຈຳກັດ​ການ​ສົ່ງ​ໄຟຟ້າ.

ສະຫຼຸບ: Logic ໃຫມ່ຂອງ Advanced Nodes

ເມື່ອການປັບຂະ ໜາດ ລົ້ມເຫລວ, ການແຂ່ງຂັນຍ້າຍໄປສູ່ເຫດຜົນພື້ນຖານຂອງວັດສະດຸ. GAA ບໍ່ພຽງແຕ່ເປັນການຍົກລະດັບໂຄງສ້າງ;ມັນເປັນການຟື້ນຟູທັງຫມົດຂອງຄວາມກົດດັນ, ການໂຕ້ຕອບ, ແລະຂະບວນການປະສົມປະສານ. ອຸດສາຫະກໍາບໍ່ແມ່ນພຽງແຕ່ການກໍ່ສ້າງປະຕູຂະຫນາດນ້ອຍ - ມັນແມ່ນວິສະວະກໍາວັດສະດຸໃຫມ່ທີ່ຈະປະຕິບັດກັບປະສິດທິພາບທີ່ບໍ່ເຄີຍມີມາກ່ອນ.